PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-032477

(43) Date of publication of application: 02.02.1999

(51)Int.CI.

HO2M 3/155

(21)Application number: 09-197965

(71)Applicant: NEW JAPAN RADIO CO LTD

(22)Date of filing:

09.07.1997

(72)Inventor: TAKEUCHI KAZUO


NISHIO YUJI

(54) SYNCHRONOUS RECTIFICATION SWITCHING POWER SUPPLY AND SEMICONDUCTOR INTEGRATED CIRCUIT THEREFOR

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce a power loss which is produced by a circulation current FET (field effect transistor) and a buffer for applying a voltage to the gate of the circulation current FET. SOLUTION: The gate voltage of a circulation current

SOLUTION: The gate voltage of a circulation current FET 6 connected in parallel to a circulation current diode 7 is supplied by a buffer 5. A wiring (a) for supplying a power supply voltage to the buffer 5 is connected to an output terminal 12 from which a voltage lower than an input voltage applied to an input terminal 2 by an input DC power supply 1 is outputted, so that a power loss can be reduced securely.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-32477

(43)公開日 平成11年(1999)2月2日

(51) Int.Cl.⁸

H 0 2 M 3/155

識別記号

FΙ

H 0 2 M 3/155

Н

Х

審査請求 未請求 請求項の数2 FD (全 5 頁)

(21)出願番号

特願平9-197965

(71) 出願人 000191238

新日本無線株式会社

(22)出願日

平成9年(1997)7月9日

東京都中央区日本橋横山町3番10号

(72) 発明者 竹内 和男

埼玉県上福岡市福岡二丁目1番1号 新日

本無線株式会社川越製作所内

(72)発明者 西尾 裕司

埼玉県上福岡市福岡二丁目1番1号 新日


本無線株式会社川越製作所内

(54) 【発明の名称】 同期整流型スイッチング電源装置及び同期整流型スイッチング電源装置用半導体集積回路

(57) 【要約】

【課題】 環流用FET及びこの環流用FETのゲート 電圧を印加するためのバッファに起因する電力損失を軽 減する。

【解決手段】 環流用ダイオード7と並列に接続された環流用FET6のゲート電圧は、バッファ5により供給されるようになっており、このバッファ5の電源電圧供給のための配線イは、入力端子2に印加される入力用直流電源1による入力電圧よりも低い電圧が出力される出力端子12側に接続されており、確実な電力損失が図られるようになっている。



1

【特許請求の範囲】

【請求項1】 出力段に設けられた平滑リアクトルからの電磁エネルギー放出のための環流用ダイードと、前記環流用ダイオードと並列接続され、当該環流用ダイオードへ流れ込む電流の一部を負担する環流用FETと、当該環流用FETのゲート電圧を供給するバッファとを具備してなる同期整流型スイッチング電源装置において、前記バッファの電源電圧が出力側から供給されるように構成されてなることを特徴とする同期整流型スイッチング電源装置。

【請求項2】 出力段に設けられた平滑リアクトルからの電磁エネルギー放出のための環流用ダイオードと、前記環流用ダイオードと並列接続され、当該環流用ダイオードへ流れ込む電流の一部を負担する環流用FETと、当該環流用FETのゲート電圧を供給するバッファとを具備してなり、かつ、半導体集積回路化された同期整流型スイッチング電源装置用半導体集積回路において、前記バッファの電源電圧が印加される電源端子を、外部配線可能に設けたことを特徴とする同期整流型スイッチング電源装置用半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、いわゆるスイッチング電源装置に係り、特に、環流ダイオードと並列に接続され、かつ、スイッチングトランジスタと同期して動作するよう設けられた環流トランジスタを具備してなるいわゆる同期整流型スイッチング電源装置における環流トランジスタに起因する電力損失の低減を図ったものに関する。...

[0002]

【従来の技術】従来、この種の同期整流型スイッチング電源装置においては、電力効率を如何に向上させるかが、装置の評価を行う上で重要な問題であり、そのため、電流の通路となるスイッチング動作を行ういわゆるパワー素子による直列損失を如何に押さえるかが電力効率向上を図る上での鍵として種々検討されてきた。一方、入力端子と出力端子との間に直列にパワー素子を直列接続し、出力の変動に応じて、その導通抵抗を変えるよう構成されたいわゆる直列型電源装置においては、入出力間電圧差は、パワー素子での損失となり効率低下を40招くことから、入力電圧は、出力特性を維持でき得る最小の電圧とするのがこれまでの方策であった。

【0003】これに対して、スイッチング電源装置においては、入出力間電圧差が大きいほうが、一回あたりのスイッチングで伝達される電力が大きくなり、また、スイッチング素子の飽和電圧による損失の割合が小さくなるため、効率の向上につながるという効果をもたらす。【0004】この点は、同期整流スイッチング電源装置においても同様であり、特に、降圧型のものにおいては、環流用FETのゲート電圧が高いほど、そのいわゆ50

2

るオン抵抗が低くなる等の利点があるため、通常のスイッチング電源装置に比して入力電圧を高く設定する傾向 にあった。

[0005]

【発明が解決しようとする課題】ところで、環流用に用いられるFETのゲート電圧は、素子特性や温度特性などにも依存するが、概ね5乃至10∨程度あれば実用上十分であり、それ以上の電圧を印加してもFETの動作を向上させることにはならず、むしろ無駄な電力消費を増大させるだけとなる。特に、入出力間電位差の高いいわゆるDC/DCコンバータではこのような影響がより顕著となる傾向にある。また、スイッチング電源装置では、上述のようなスイチングトランジスタや環流用FETの直流抵抗分の他に、これら電力用素子のベースまたはゲートを駆動するために必要とされる電力が電力損失として案外無視できない。

【0006】FETをスイッチング駆動する場合、そのゲート容量を充放電することとなるために、電力損失は電圧の2乗に比例して増加すると共に、スイッチング電源装置の動作周波数に比例することが知られている。一方、近年、スイッチング電源装置の動作周波数が、効率向上等の観点から上昇する傾向にあるが、そのため、上述のようなことと相俟って、スイッチング用のFETにおける電力損失がより増加し、電源装置全体の電力損失に占める割合が増える傾向にあり、このようなFETでの電力損失を抑圧することがこれまで以上に必要とされている。

【0007】ところが、先に述べたような降圧型スイッチング電源装置においては、従来、環流用FETを駆動するバッファの電源を、電源装置の入力側から供給するような構成となっているため、環流用FETのゲートに印加される電圧が、先に述べた実用上充分とされる電圧を越える比較的高いものとなり、既に述べたように無駄な電力損失を放置した状態となっていた。加えて、このような必要以上の電圧の印加に起因する発熱に対処するために、比較的大きな放熱板が必要とされ、装置の高価格化を招く原因ともなっていた。

【0008】本発明は、上記実状に鑑みてなされたもので、環流用FET及びこの環流用FETのゲート電圧を印加するためのバッファによる電力損失を軽減した同期整流型スイッチング電源装置を提供するものである。本発明の他の目的は、半導体集積回路化された同期整流型スイッチング電源装置において、使用者の選択によって電力損失軽減のための配線が可能な構成を有する同期整流型スイッチング電源用半導体集積回路を提供することにある。

[0009]

【課題を解決するための手段】請求項1記載の発明に係る同期整流型スイッチング電源装置は、出力段に設けられた平滑リアクトルからの電磁エネルギー放出のための

環流用ダイードと、前記環流用ダイオードと並列接続され、当該環流用ダイオードへ流れ込む電流の一部を負担する環流用FETと、当該環流用FETのゲート電圧を供給するバッファとを具備してなる同期整流型スイッチング電源装置において、前記バッファの電源電圧が出力側から供給されるように構成されてなるものである。

【0010】かかる構成においては、出力電圧として、 入力に印加がされた直流電源電圧よりも低い電圧が出力 される降圧型の同期整流型スイッチング電源装置におい て、バッファの電源電圧は、従来と異なり、入力電圧よ 10 りも低いこのスイッチング電源装置の出力電圧であるた めに、入力電圧よりも低い分だけ、従来と比して確実に 環流用FETのゲート駆動に起因する電力損失が低減さ れることとなるものである。

【0011】請求項2記載の発明に係る同期整流型スイッチング電源装置用半導体集積回路は、出力段に設けられた平滑リアクトルからの電磁エネルギー放出のための環流用ダイオードと、前記環流用ダイオードと並列接続され、当該環流用ダイオードへ流れ込む電流の一部を負担する環流用FETと、当該環流用FETのゲート電圧20を供給するバッファとを具備してなり、かつ、半導体集積回路化された同期整流型スイッチング電源装置用半導体集積回路において、前記バッファの電源電圧が印加される電源端子を、外部配線可能に設けてなるものである。

【0012】かかる構成においては、特に、環流用FE Tのゲート電圧を出力するバッファの電源電圧供給のための配線を、外部において可能としたことで、例えば、同期整流型スイッチング電源装置としての出力電圧を印加するように配線すれば、出力電圧よりも高い入力電圧 30を供給するように構成されていた従来と異なり、確実に電力損失を軽減することができ、しかも、そのような構成とすることが使用者によって任意に選択可能となっており、融通性のある同期整流型スイッチング電源装置用半導体集積回路が提供されるものである。

[0013]

【発明の実施の形態】以下、本発明の実施の形態について、図1及び図2を参照しつつ説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができる40ものである。最初に、図1を参照しつつ第1の回路構成例について説明する。この第1の回路構成例における同期整流型スイッチング電源装置は、後述するバッファの部分を除いては、基本的にこの種の公知・周知の同期整流型スイッチング電源装置と同様な回路構成を有してなるものである。まず、回路構成について説明すれば、入力用直流電源1が接続される入力端子2と、負荷(図1においては「Z」と表記)13が接続される出力端子12との間には、入力端子2側からFET (Field Effect Transistor)を用いてなる出力スイッチングトランジス50

4

タ3、平滑リアクトル8が順に直列接続されている。

【0014】出力端子12側の平滑リアクトル8の端部には、アースとの間に平滑用コンデンサ9が接続されると共に、出力電圧検出のために、検出用抵抗器10,11がアースとの間に直列接続されている。また、この検出用抵抗器10,11の相互の接続点は、電圧比較器14の反転入力端子に接続され、この電圧比較器14の他方の非反転入力端子には、基準電源15からの基準電圧Vsが印加されるようになっている。そして、この電圧比較器14からは、出力端子12における出力電圧が基準電圧Vsを下回ると、所定の信号、例えば、論理値Highに対応する信号が中央制御回路16へ出力されるようになっている。

【0015】中央制御回路16は、電圧比較器14からの入力信号に応じて、出力スイッチングトランジスタ3及び後述する環流用FET6のスイッチングを制御するための制御信号を出力するようになっているもので、その出力段には、ゲート制御回路4及びバッファ5のそれぞれの入力段が接続されている。出力スイッチングトランジスタ3のゲートには、中央制御回路16からの制御信号に応じてゲート電圧を出力するゲート制御回路4が接続されている。なお、このゲート制御回路4の電源電圧は、入力端子2に印加される入力用直流電源1の電圧が印加されるようになっている。

【0016】また、出力スイッチングトランジスタ3側の平滑リアクトル8の端部とアースとの間には、環流用ダイオード7が、そのアノード側がアースされるようにして接続されると共に、この環流用ダイオード7と並列に環流用FET6が接続されている。そして、この環流用FET6のゲートには、先の中央制御回路16からの制御信号に応じて、ゲート電圧を出力するバッファ5の出力段が接続されている。また、このバッファ5の電源電圧は、出力端子12側から印加されるようになっている。図1においては、符号イで示された部分がバッファ5の電源供給のための配線である。

【0017】次に、上記構成における動作について説明する。図示されない電源スイッチが押下されると、出力スイッチングトランジスタ3が所定のスイッチング周波数でゲート制御回路4を介して中央制御回路16によってスイッチングされ、出力端子12には、所定の直流電圧がえら得ることとなる。一方、環流用FET6もバッファ5を介して中央制御回路16によってスイッチングされるが、そのスイッチングのタイミングは、先の出力スイッチングトランジスタ3とは、丁度半周期ずれており、出力スイッチングトランジスタ3が非導通状態の際に、導通状態となるように中央制御回路16によって制御されるようになっている。

【0018】この環流用FET6の導通によって、出力スイッチングトランジスタ3が導通の際に、平滑リアクトル8に貯えられた電磁エネルギーが、環流用ダイオー

5

ド7と環流用FET6とに分流されて流れることとなり、環流用ダイオード7の電力負担が軽減されるようになっている。

【0019】なお、上述した動作は概括的なものであり、厳密には、電源が投入されて、出力電圧が充分な、すなわち、環流用FET6のバッファ5の動作に充分な電圧値に立ち上がるまでの間は、同期型電源装置としてではなく、いわゆる一般的な降圧型電源装置として動作するが、その間は、一般的なスイッチング電源としての動作は可能な状態となっており、かつ、電源が投入され 10 てから立ち上がりまでの時間は非常に短いため、同期型電源装置として動作しないことによる電力損失の増加は殆ど無視できるものである。

【0020】ここで、バッファ5及び環流用FET6による電力損失について考察すると次のようになる。環流用FET6のスイッチングによって、ゲート容量を充放電することになり、これによる電力損失は、よく知られているように電圧の2乗に比例して増加し、電力損失Pは、次式によって求められる。

[0021]

 $P = Cg \cdot Vo^2 \cdot t_{on} \cdot fosc/2 \cdot \cdot \cdot (\vec{x}_1)$

【0022】ここで、Cgは、環流用FET6のゲート容量、Voは、バッファ5に印加される電源電圧であり、上述した回路構成例においては、出力端子12における出力電圧である。また、tonは、環流用FET6の導通時間、foscは、スイッチング周波数である。なお、ここで、Voは、本来環流用FET6のゲート電圧であるが、バッファ5の出力段の回路構成からその出力電圧がバッファ5の略電源電圧、すなわち出力端子12における略出力電圧となることから上述のように定義さ30れるものである。

【0023】一方、従来の同期整流型スイッチング電源装置においては、バッファ5の電源電圧が入力側から取られていた。すなわち、ゲート制御回路4のように入力端子2側に電源を印加するための配線が接続されていたため、その電力損失P´は、P´=Cg·Vi²·ton·fosc/2と求められる大きさであった。ここで、Viは、入力電圧であり、降圧型の電源装置であることからVi<Voの関係にある。したがって、上述した発明の実施の形態における回路構成例においては、電力損失Pは、従来に比べ、出力電圧が入力電圧よりも低い分、確実に低減されるものである。例えば、仮に、出力電圧が入力電圧の1/2であるとすると、従来に比して、電力損失は、1/4に軽減されることとなり、電力損失の大きな低減が図られることとなるものである。特に、入出力間電位差が大きい場合には、その割合は顕著なものとなる

【0024】次に、第2の回路構成例について、図2を 参照しつつ説明する。なお、図1に示された第1の回路 構成例と同一の構成要素については、同一の符号を付す 50 ĥ

こととし、その詳細な説明は省略し、以下、異なる点を中心に説明することとする。この第2の回路構成例は、図1で示された第1の回路構成例における同期整流型スイッチング電源装置を半導体集積回路(IC)として製造するに適した構成としたものであり、基本的な回路構成は、第1の回路構成例と略同一のものである。

【0025】すなわち、図2において、二点鎖線で囲まれた回路部分Aは、半導体集積回路として製造される部分であり、バッファ5の電源端子17が設けられており、この半導体集積回路の外部で必要な配線を行うような構成となっている。また、環流用FET6のソース、ドレインが、半導体集積回路の外部へ取り出されるようになっていると共に、検出用抵抗器10の一端が外部へ取り出されようになっており、外部において、環流用ダイオード7及び平滑リアクトル8が接続され、検出用抵抗器10の一端と平滑リアクトル8の一端との接続点が出力端子12に接続されるようになっている。

【0026】したがって、電源端子17を図1に示された第1の回路構成例と同様に出力端子12へ接続すれば、基本的に第1の回路構成例と同様な動作を有する同期整流型スイッチング電源装置であって降圧型のDC/DCコンバータが得られることとなる。なお、動作の詳細については、図1に示された回路構成例と同様であるのでここでの詳細な説明は省略することとする。

【0027】また、この第2の例の場合、電源端子17の接続は、いわゆるユーザが外部で行うようになっているため、入力端子2へ接続することも可能であり、その場合には、従来の昇圧型のDC/DCコンバータとして動作可能である。なお、この場合には、降圧型に比して電力損失が大きくなるのは当然である。

[0028]

【発明の効果】以上、述べたように、請求項1記載の発明によれば、環流用FET及びこの環流用FETのゲート電圧を供給するバッファに起因する電力損失を軽減できるような構成とすることにより、バッファの電源電圧が従来と比して、確実に低いものとなるため、その分、環流用FET及びバッファに起因する電力損失が確実に低減され、ひいては、装置全体の電力効率の向上に寄与することができるものである。また、従来に比して、環流用FETにおける電力損失が軽減されるため、放熱板を従来に比して小さくするか、または、場合によっては不要とすることができる。

【0029】請求項2記載の発明においては、環流用FETのゲート電圧を出力するバッファの電源電圧供給のための配線を、外部において可能としたことで、例えば、同期整流型スイッチング電源装置としての出力電圧を印加するように配線すれば、出力電圧よりも高い入力電圧を供給するように構成されていた従来と異なり、確実に電力損失を軽減することができ、装置全体の電力効

7

率の向上を図ることができる。また、使用者が上述のような構成とするか否かを選択できるようになっているため、融通性の高い同期整流型スイッチング電源装置用半 導体集積回路を提供することができる。

【図面の簡単な説明】


【図1】本発明の実施の形態における第1の回路構成例を示す回路図である。

【図2】本発明の実施の形態における第2の回路構成例を示す回路図である。

*【符号の説明】

- 2…入力端子
- 3…出力スイッチングトランジスタ
- 5…バッファ
- 6 ···環流用FET
- 7…環流用ダイオード
- 8…平滑リアクトル
- 12…出力端子
- 16…中央制御回路

【図1】



【図2】

